|
|
发表于 2010-5-23 00:44:41
|
显示全部楼层
实际上无序（乱序）和有序（顺序），完全是衡量晶体管开销之后做出的决定。
乱序执行在1995年的Pentium Pro处理器上首先实现，它可以最大限度利用资源，这种设计一直沿用至今，Core微架构可以说实现了目前最高水准的乱序执行。
顺序执行让一条线程中的各个指令根据其原有顺序逐一执行，这样芯片内部就完全无需加入用于指令分析和运算结果合成的逻辑，从而极大地减少晶体管使用量。而效率低下的问题使得业界一致认为乱序执行要强于顺序执行。
但最近几年，随着高频率和多线程技术的不断发展，许多厂商认为顺序执行的单线程性能低下优势已经可以通过增加线程和提高频率来弥补，反而晶体管使用过量会造成发热和功耗很难控制。
楼主所说的CELL BE处理器，包括一个基于Powerpc架构的控制处理单元Power Processing Element (PPE)以及8个SIMD的协处理器单元——Synergistic Processing Elements (SPE)，以及用以连接PPE, 输入输出单元以及SPE的高速环形数据总线——Element Interconnect BUS (EIB)。
其中PPE和SPE都是基于RISC架构，双发射的SIMD处理器。实际上，对于应用程序的开发者来说，可以简单的将CELL BE看作一个9路的多处理器。由于PPE是一个双线程双发射、顺序执行的RISC处理单元，它的一个时钟周期可以处理来自两个线程的指令（即所谓硬件多线程SMT），因此加上8个SPE，同一时刻可以有10个任务在同时运行。总的来说，PPE适合作为控制和任务调度处理器，SPE则用于处理计算任务。 |
评分
-
查看全部评分
|
